ผลต่างระหว่างรุ่นของ "ลอจิกเกต"

เนื้อหาที่ลบ เนื้อหาที่เพิ่ม
Octahedron80 (คุย | ส่วนร่วม)
ไม่มีความย่อการแก้ไข
Octahedron80 (คุย | ส่วนร่วม)
ไม่มีความย่อการแก้ไข
บรรทัด 6:
 
=== เกต AND ===
{| style="float:right;"
[[ไฟล์:Logic-gate-and-us.png|thumb|เกต AND]]
|-
| [[ไฟล์:Logic-gate-and-us.png|thumb|120px|เกต AND แบบ [[ANSI]]/[[IEEE]]]]
| [[ไฟล์:Logic-gate-and-usiec.png|thumb|120px|เกต AND แบบ [[IEC]]]]
|}
[[เกต AND]] คือเกตที่ให้สัญญาณขาออกเป็น 1 เมื่อสัญญาณขาเข้าทุกตัวเป็น 1 และจะให้สัญญาณขาออกเป็น 0 เมื่อสัญญาณขาเข้าตัวใดตัวหนึ่งเป็น 0 เป็นความหมายเดียวกับตรรกะ "และ" มีตัวดำเนินการคือ · (หรือเขียนติดกันได้เลย) [[ตารางค่าความจริง]]ของเกต AND เป็นดังนี้
{|class="wikitable"
เส้น 22 ⟶ 26:
 
=== เกต OR ===
{| style="float:right;"
[[ไฟล์:Logic-gate-or-us.png|thumb|เกต OR]]
|-
| [[ไฟล์:Logic-gate-or-us.png|thumb|120px|เกต OR แบบ ANSI/IEEE]]
| [[ไฟล์:Logic-gate-or-usiec.png|thumb|120px|เกต OR แบบ IEC]]
|}
[[เกต OR]] คือเกตที่ให้สัญญาณขาออกเป็น 0 เมื่อสัญญาณขาเข้าทุกตัวเป็น 0 และจะให้สัญญาณขาออกเป็น 1 เมื่อสัญญาณขาเข้าตัวใดตัวหนึ่งเป็น 1 เป็นความหมายเดียวกับตรรกะ "หรือ" มีตัวดำเนินการคือ + ตารางค่าความจริงของเกต OR เป็นดังนี้
 
เส้น 39 ⟶ 47:
 
=== เกต NOT ===
{| style="float:right;"
[[ไฟล์:Logic-gate-inv-us.png|thumb|เกต NOT]]
|-
| [[ไฟล์:Logic-gate-inv-us.png|thumb|120px|เกต NOT แบบ ANSI/IEEE]]
| [[ไฟล์:Logic-gate-inv-usiec.png|thumb|120px|เกต NOT แบบ IEC]]
|}
[[เกต NOT]] คือเกตที่ให้สัญญาณขาออกเป็น[[ส่วนเติมเต็ม]]ของสัญญาณขาเข้า หรือเป็นการสลับค่าของสัญญาณขาเข้า เป็นความหมายเดียวกับตรรกะ "นิเสธ" เกตนี้จะรับสัญญาณขาเข้าเพียงข้างเดียว มีตัวดำเนินการคือ {{overbar|A}} (อ่านว่า not A หรื A bar) ตารางค่าความจริงของเกต NOT เป็นดังนี้
 
เส้น 53 ⟶ 65:
== เกตผสม ==
=== เกต NAND ===
{| style="float:right;"
[[ไฟล์:Logic-gate-nand-us.png|thumb|เกต NAND]]
|-
| [[ไฟล์:Logic-gate-nand-us.png|thumb|120px|เกต NAND แบบ ANSI/IEEE]]
| [[ไฟล์:Logic-gate-nand-usiec.png|thumb|120px|เกต NAND แบบ IEC]]
|}
[[เกต NAND]] คือเกตที่ให้สัญญาณขาออกเป็น 0 เมื่อสัญญาณขาเข้าทุกตัวเป็น 1 และจะให้สัญญาณขาออกเป็น 1 เมื่อสัญญาณขาเข้าตัวใดตัวหนึ่งเป็น 0 หรือเป็นส่วนเติมเต็มของเกต AND นั่นเอง ตารางค่าความจริงของเกต NAND เป็นดังนี้
{|class="wikitable"
เส้น 69 ⟶ 85:
 
=== เกต NOR ===
{| style="float:right;"
[[ไฟล์:Logic-gate-nor-us.png|thumb|เกต NOR]]
|-
| [[ไฟล์:Logic-gate-nor-us.png|thumb|120px|เกต NOR แบบ ANSI/IEEE]]
| [[ไฟล์:Logic-gate-nor-usiec.png|thumb|120px|เกต NOR แบบ IEC]]
|}
[[เกต NOR]] คือเกตที่ให้สัญญาณขาออกเป็น 1 เมื่อสัญญาณขาเข้าทุกตัวเป็น 0 และจะให้สัญญาณขาออกเป็น 0 เมื่อสัญญาณขาเข้าตัวใดตัวหนึ่งเป็น 1 หรือเป็นส่วนเติมเต็มของเกต OR นั่นเอง ตารางค่าความจริงของเกต NOR เป็นดังนี้
 
เส้น 86 ⟶ 106:
 
=== เกต XOR ===
{| style="float:right;"
[[ไฟล์:Logic-gate-xor-us.png|thumb|เกต XOR]]
|-
| [[ไฟล์:Logic-gate-xor-us.png|thumb|120px|เกต XOR แบบ ANSI/IEEE]]
| [[ไฟล์:Logic-gate-xor-usiec.png|thumb|120px|เกต XOR แบบ IEC]]
|}
[[เกต XOR]] (บางทีก็เรียก เกต EOR) คือเกตที่ให้สัญญาณขาออกเป็น 1 เมื่อสัญญาณขาเข้าต่างกัน และจะให้สัญญาณขาออกเป็น 0 เมื่อสัญญาณขาเข้าเหมือนกัน มีตัวดำเนินการคือ ⊕ ซึ่ง {{nowrap|A ⊕ B {{=}} (A + B) · ({{overbar|A}} + {{overbar|B}}) {{=}} {{overbar|A}} · B + A · {{overbar|B}}}} ตารางค่าความจริงของเกต XOR เป็นดังนี้
 
เส้น 103 ⟶ 127:
 
=== เกต XNOR ===
{| style="float:right;"
[[ไฟล์:Logic-gate-xnor-us.png|thumb|เกต XNOR]]
|-
| [[ไฟล์:Logic-gate-xnor-us.png|thumb|120px|เกต XNOR แบบ ANSI/IEEE]]
| [[ไฟล์:Logic-gate-xnor-usiec.png|thumb|120px|เกต XNOR แบบ IEC]]
|}
[[เกต XNOR]] คือเกตที่ให้สัญญาณขาออกเป็น 0 เมื่อสัญญาณขาเข้าต่างกัน และจะให้สัญญาณขาออกเป็น 1 เมื่อสัญญาณขาเข้าเหมือนกัน หรือเป็นส่วนเติมเต็มของเกต XOR นั่นเอง ซึ่ง {{nowrap|{{overbar|A ⊕ B}} {{=}} (A + {{overbar|B}}) · ({{overbar|A}} + B) {{=}} A · B + {{overbar|A}} · {{overbar|B}}}} ตารางค่าความจริงของเกต XNOR เป็นดังนี้